日本研發麵積更小的矽光子集成電路,可降低AI 運行功耗

據新華社報導,日本凱迪迪愛綜合研究所和早稻田大學日前發布聯合新聞公報說,他們試制了一種供光子AI(人工智能)加速器使用的矽光子集成電路。新的集成電路面積只有現有產品的約十七分之一。研究團隊計劃繼續推進研發和技術落地。研究成果將於8 日在美國聖何塞市舉行的2023 年激光與光電會議上發布。

巴比特訊

Total
0
Shares
Related Posts